## ⑩ 日本国特許庁 (JP)

10特許出願公開

# ⑩ 公開特許公報 (A)

昭57—180182

Int. Cl.3 H 01 L 29/78 G 11 C 11/40

識別記号

庁内整理番号 7514--5 F

砂公開 昭和57年(1982)11月6日

H 01 L 27/10

1 0 1 6549-5B 6749-5F

発明の数 - 1 審査請求 未請求

(全 3 頁)

### **匈**半導体不揮発性記憶装置

昭56-65503

@出 願 昭56(1981)4月30日

70発明 土屋真平

②特

川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

邳代 理 人 弁理士 松岡宏四郎

1. 発明の名称

半導体不揮発性記憶装置

- 2. 特許請求の範囲
  - 1. 一導電型の半導体業板と、酸業板に互いに離 隠して設けられた前記基板と遊導電型のソース 及びドレン領域と、数基板上の第一層絶縁膜と、 放静振膜上のフローティングゲートと、放フロ ーティングゲート上の第二階絶録膜と、該第二 **冶約銀膜上のコントロールゲートとを具備して** なり、該第二層絶縁膜が強鬱電体で構成されて おり、この強誘電体の分極の反転により書き込 み、消去を行たりことを模倣とする単導体不復
  - 2. 第一層絶縁膜がドレン領域上で他部より薄く なっていることを整像とする特許開来の範囲劇 1 項記載の半導体不積級性記憶装置。
- 3. 発明の詳細な説明

本発明は強誘電体層を利用した半導体装置、特 に電気的に書き変え可能な単導体不揮発性記憶器 催に関する。

従来、半導体不揮発性記憶装置としては、大別 してMNOS 構造の様に昇面のトラップにトンネ ル電流により電荷を出し入れするものと、FAMOS 構造の様にフローティングゲートにホットキャリ アを注入するものとの二種類があった。MNOS 型のものでは20~30A程度のトンネル膜を使 **う為、製造が困難であり又配賃保持等性が不充分** である。一方、FAMOS構造のものでは、配像 保持特性は優れているがフローティングゲートへ の電荷住入効率が小さい為に書き込み前去の際に 多大の電流を必要とする。二つの構造の欠点を克 服する為に、第1図に示すよりな強動電体を使っ か半導体不積条件配債装置が特公昭55-36194 号に提案されている。

以下、簡単にこの装置を説明すると、絶縁ゲー ト電界効果トランジスタの構造であり、1はN型 シリコン基板、2.3はP型のソース、 ドレン 領域、9は18m程度の厚さの強誘電体膜で、例 まげCVD法により被漕されたチタン酸パリウム

膜である。6はAL等のゲート金貨、7は蓄板1 と短続するように形成されたソース電極、8はド レン電板である。との構造での書き込み情去は次 の様に行なわれる。ゲート電極6K、ソース領域 2 に対して負電圧を印加し、増大して行くと強誘 賃体膜 9 にかいてドレインの回転が生じ分額が起 こる。強調電体のヒステリシス特性の為ゲート電 圧を取り去っても残留分極が存在し、これが半導 体差板表面を反転しソース。ドレン間の導通が保 たれる。との状態を消去する為には、ゲート電極 6 にソース 2 に対して正の電圧を加える。この電 圧を増加して行くと再度ドダインが反転し、ソー ス、ドレンの導通が断たれる。この様を強勝電体 を使った半導体不復発性記憶基礎では書き込み、 消去に必要な電流はゲート容量の光電電流のみで あり、低電流化が計られた。しかしこの構造では、 ゲート電極6K正。負の電圧を必要とする為、集 後化に伴い周辺回路や電源系が振めて複雑化し実 用的ではない。又ゲート絶象膜が通常のシリコン プロセスで使用するグリコン熱酸化膜ではない為。 基複表面のチャネルモビリティーを高く保つことが が困難である。

それ故、本発明は強誘電体を使った半導体不推 発性記憶砂関において、書き込み/消去を単複性 の電源で行なわしめ、かつチャネルモビリティー を通常のMOSプロセスによる素子と同程度に保 つことが可能な新規な構造を提案するものである。 以下本発明実施例につき説明する。第2回は本発 明による第一の実施例の構造斯面図である。1は P型シリコン基板、2,3はn型のソース、ドレ ン領域、9は1μm程度の厚さの強誘電体膜で、 例えばCVD法により被覆されたチョン酸パリウ ムから成る。6はポリシコン等から成るゲート電 額、7はソース電板、8はドレン電板、5はポリ シリコン勢から成るフローティングゲート、1日 シリコン酸化膜であり、チャネル部上の膜厚は約 700Å、ドレン上では約300Åの膜厚を持っ ている。

次に本実施例の不揮発性記憶装置の動作につき 説明する。書き込みの際にはドレン3に15V程

度の常圧を印加し、ゲート 6 は接地電位にしてか く。フローティングゲート5はドレイ3との間の 容量結合をチャネル部よりも大きくしている為、 ドレン3の電位に近づき、約10V程度になる。 この為強誘電体9には10V程度の電圧が印加さ れドメインの反転が起き、チャネルはオフとなる。 一方消去の際にはドレン3を接地電位に保ち、ゲ ート6に15V母度の電圧を印加する。書き込み と同様、フローティングゲート5の電位はドレン 電位に近づきほぼ5V粗度となる。この為強酵電 体9にはほぼ10Vの、書き込みの原と逆向きの 電圧が印加されドメインが反転しチャネルはオン となる。Cの様に、正電圧のみで書き込み前去が 可能になり、容易に集製化をはかることが出来る。 又、チャネル上の絶縁膜はシリコン酸化膜である 為テャネルモビリティーの低下は起らず、高速の 説出しが可能である。 第3回は本発明による他の 実施例の構造断面図である。各部の名称及び動作 は第2図の構造と向じであり、フローティングゲ ート5とドレン3との間の重なり部の対向面積を

増すことによって、ドレン5との間の容量結合を 増している。

上述した様に本発明の半導体不揮発性記憶要置では単価性の電源によって書き込み/消去が出来るが、更に1T r a n a i t o r i t o r i t o r i t o r i t o r i t e t

#### 4. 図面の簡単な説明

第1回に従来構造の強誘電体を利用した半導体不 不揮発性記憶装置の構造断面図。

第2回に本発明による第一の実施例の、強誘電体を利用した半導体不揮発性記憶装置の構造所面 配。

第3回は本祭明による第二の実施例の、強勝電体を利用した半導体不揮発性配体装置の構造断面

拑.

2,3……ソース,ドレイン領域、4……シリコン酸化膜、5……フローティングゲート、6……コントロールゲート、9……強誘電体膜。

代理人 弁理士 松 嗣 宏四郎







